From 58c2fb54c9e30920a877076f6d849058a8040020 Mon Sep 17 00:00:00 2001 From: =?UTF-8?q?=D0=94=D0=B8=D0=BC=D0=B0?= Date: Wed, 15 Jan 2025 00:35:24 +0300 Subject: [PATCH] =?UTF-8?q?=D0=97=D0=B0=D0=B3=D1=80=D1=83=D0=B7=D0=B8?= =?UTF-8?q?=D1=82=D1=8C=20=D1=84=D0=B0=D0=B9=D0=BB=D1=8B=20=D0=B2=20=C2=AB?= =?UTF-8?q?/=C2=BB?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- divmmc.pin | 163 +++++++++++++++++++++++++++++++++++++++++++++++++++++ 1 file changed, 163 insertions(+) create mode 100644 divmmc.pin diff --git a/divmmc.pin b/divmmc.pin new file mode 100644 index 0000000..3e461ff --- /dev/null +++ b/divmmc.pin @@ -0,0 +1,163 @@ + -- Copyright (C) 1991-2013 Altera Corporation + -- Your use of Altera Corporation's design tools, logic functions + -- and other software and tools, and its AMPP partner logic + -- functions, and any output files from any of the foregoing + -- (including device programming or simulation files), and any + -- associated documentation or information are expressly subject + -- to the terms and conditions of the Altera Program License + -- Subscription Agreement, Altera MegaCore Function License + -- Agreement, or other applicable license agreement, including, + -- without limitation, that your use is for the sole purpose of + -- programming logic devices manufactured by Altera and sold by + -- Altera or its authorized distributors. Please refer to the + -- applicable agreement for further details. + -- + -- This is a Quartus II output file. It is for reporting purposes only, and is + -- not intended for use as a Quartus II input file. This file cannot be used + -- to make Quartus II pin assignments - for instructions on how to make pin + -- assignments, please see Quartus II help. + --------------------------------------------------------------------------------- + + + + --------------------------------------------------------------------------------- + -- NC : No Connect. This pin has no internal connection to the device. + -- DNU : Do Not Use. This pin MUST NOT be connected. + -- VCC : Dedicated power pin, which MUST be connected to VCC. + -- VCCIO : Dedicated power pin, which MUST be connected to VCC + -- of its bank. + -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. + -- It can also be used to report unused dedicated pins. The connection + -- on the board for unused dedicated pins depends on whether this will + -- be used in a future design. One example is device migration. When + -- using device migration, refer to the device pin-tables. If it is a + -- GND pin in the pin table or if it will not be used in a future design + -- for another purpose the it MUST be connected to GND. If it is an unused + -- dedicated pin, then it can be connected to a valid signal on the board + -- (low, high, or toggling) if that signal is required for a different + -- revision of the design. + -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. + -- This pin should be connected to GND. It may also be connected to a + -- valid signal on the board (low, high, or toggling) if that signal + -- is required for a different revision of the design. + -- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND + -- or leave it unconnected. + -- RESERVED : Unused I/O pin, which MUST be left unconnected. + -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. + -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. + -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. + -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high. + -- NON_MIGRATABLE: This pin cannot be migrated. + --------------------------------------------------------------------------------- + + + + --------------------------------------------------------------------------------- + -- Pin directions (input, output or bidir) are based on device operating in user mode. + --------------------------------------------------------------------------------- + +Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition +CHIP "divmmc" ASSIGNED TO AN: EPM7128STC100-7 + +Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment +------------------------------------------------------------------------------------------------------------- +D[2] : 1 : bidir : 3.3-V LVTTL : : : Y +D[5] : 2 : bidir : 3.3-V LVTTL : : : Y +VCCIO : 3 : power : : 3.3V : : +TDI : 4 : input : 3.3-V LVTTL : : : N +D[1] : 5 : bidir : 3.3-V LVTTL : : : Y +D[6] : 6 : bidir : 3.3-V LVTTL : : : Y +D[0] : 7 : bidir : 3.3-V LVTTL : : : Y +D[7] : 8 : bidir : 3.3-V LVTTL : : : Y +A[0] : 9 : input : 3.3-V LVTTL : : : Y +mreq : 10 : input : 3.3-V LVTTL : : : Y +GND : 11 : gnd : : : : +A[1] : 12 : input : 3.3-V LVTTL : : : Y +A[10] : 13 : input : 3.3-V LVTTL : : : Y +A[2] : 14 : input : 3.3-V LVTTL : : : Y +TMS : 15 : input : 3.3-V LVTTL : : : N +romoe : 16 : output : 3.3-V LVTTL : : : Y +A[3] : 17 : input : 3.3-V LVTTL : : : Y +VCCIO : 18 : power : : 3.3V : : +A[11] : 19 : input : 3.3-V LVTTL : : : Y +A[4] : 20 : input : 3.3-V LVTTL : : : Y +A[9] : 21 : input : 3.3-V LVTTL : : : Y +A[5] : 22 : input : 3.3-V LVTTL : : : Y +A[8] : 23 : input : 3.3-V LVTTL : : : Y +A[6] : 24 : input : 3.3-V LVTTL : : : Y +A[7] : 25 : input : 3.3-V LVTTL : : : Y +GND : 26 : gnd : : : : +romwr : 27 : output : 3.3-V LVTTL : : : Y +ramwr : 28 : output : 3.3-V LVTTL : : : Y +bankout[5] : 29 : output : 3.3-V LVTTL : : : Y +bankout[3] : 30 : output : 3.3-V LVTTL : : : Y +bankout[1] : 31 : output : 3.3-V LVTTL : : : Y +bankout[0] : 32 : output : 3.3-V LVTTL : : : Y +RESERVED : 33 : : : : : +VCCIO : 34 : power : : 3.3V : : +bankout[4] : 35 : output : 3.3-V LVTTL : : : Y +bankout[2] : 36 : output : 3.3-V LVTTL : : : Y +RESERVED : 37 : : : : : +GND : 38 : gnd : : : : +VCCINT : 39 : power : : 5.0V : : +RESERVED : 40 : : : : : +RESERVED : 41 : : : : : +RESERVED : 42 : : : : : +GND : 43 : gnd : : : : +RESERVED : 44 : : : : : +RESERVED : 45 : : : : : +card[1] : 46 : output : 3.3-V LVTTL : : : Y +card[0] : 47 : output : 3.3-V LVTTL : : : Y +spi_clock : 48 : output : 3.3-V LVTTL : : : Y +spi_dataout : 49 : output : 3.3-V LVTTL : : : Y +spi_datain : 50 : input : 3.3-V LVTTL : : : Y +VCCIO : 51 : power : : 3.3V : : +RESERVED : 52 : : : : : +RESERVED : 53 : : : : : +RESERVED : 54 : : : : : +RESERVED : 55 : : : : : +RESERVED : 56 : : : : : +RESERVED : 57 : : : : : +RESERVED : 58 : : : : : +GND : 59 : gnd : : : : +RESERVED : 60 : : : : : +RESERVED : 61 : : : : : +TCK : 62 : input : 3.3-V LVTTL : : : N +RESERVED : 63 : : : : : +RESERVED : 64 : : : : : +RESERVED : 65 : : : : : +VCCIO : 66 : power : : 3.3V : : +RESERVED : 67 : : : : : +RESERVED : 68 : : : : : +RESERVED : 69 : : : : : +mapcondout : 70 : output : 3.3-V LVTTL : : : Y +poweron : 71 : input : 3.3-V LVTTL : : : Y +eprom : 72 : input : 3.3-V LVTTL : : : Y +TDO : 73 : output : 3.3-V LVTTL : : : N +GND : 74 : gnd : : : : +romcs : 75 : output : 3.3-V LVTTL : : : Y +A[15] : 76 : input : 3.3-V LVTTL : : : Y +A[14] : 77 : input : 3.3-V LVTTL : : : Y +RESERVED : 78 : : : : : +A[13] : 79 : input : 3.3-V LVTTL : : : Y +A[12] : 80 : input : 3.3-V LVTTL : : : Y +iorq : 81 : input : 3.3-V LVTTL : : : Y +VCCIO : 82 : power : : 3.3V : : +rd : 83 : input : 3.3-V LVTTL : : : Y +wr : 84 : input : 3.3-V LVTTL : : : Y +reset : 85 : input : 3.3-V LVTTL : : : Y +GND : 86 : gnd : : : : +clock : 87 : input : 3.3-V LVTTL : : : Y +GND+ : 88 : : : : : +GND+ : 89 : : : : : +GND+ : 90 : : : : : +VCCINT : 91 : power : : 5.0V : : +m1 : 92 : input : 3.3-V LVTTL : : : Y +IORQGE : 93 : output : 3.3-V LVTTL : : : Y +RESERVED : 94 : : : : : +GND : 95 : gnd : : : : +RESERVED : 96 : : : : : +RESERVED : 97 : : : : : +ramoe : 98 : output : 3.3-V LVTTL : : : Y +D[3] : 99 : bidir : 3.3-V LVTTL : : : Y +D[4] : 100 : bidir : 3.3-V LVTTL : : : Y