diff --git a/CPLD/NemoBUS/EPM3256_144/Custom_V1_0_0b/ReadMe b/CPLD/NemoBUS/EPM3256_144/Custom_V1_0_0b/ReadMe
index b491caf..6f62507 100644
--- a/CPLD/NemoBUS/EPM3256_144/Custom_V1_0_0b/ReadMe
+++ b/CPLD/NemoBUS/EPM3256_144/Custom_V1_0_0b/ReadMe
@@ -1 +1,6 @@
 added Signal's IORQGE (and ReName csrom to RDR or PIN_RDR)
+
+Создать проект в Quartus, вставить vhd файл, скомпилировать
+выбрать тип/вид/модель/марку CPLD/FPGA и скомпилировать
+назначить выводы согласно схемы и скомпилировать
+прорбовать прошить и наслаждаться ))