dj-apendix/Div_MMC
1
0
Fork 0
mirror of https://github.com/djapendix/Div_MMC.git synced 2025-11-09 16:55:58 +03:00
Code Issues Actions Packages Projects Releases Wiki Activity
main
Div_MMC/CPLD/NemoBUS/EPM3256_144/Custom_V1_0_0b
History
dj Apendix 587cec36f4
образец файла Проекта
2025-09-09 12:02:10 +03:00
..
RTL образец файла Проекта 2025-09-09 12:02:10 +03:00
empty edit text 2025-09-09 10:39:40 +03:00
image.png Add files via upload 2025-09-09 12:00:44 +03:00
ReadMe Update ReadMe 2025-09-09 11:58:47 +03:00

ReadMe 

added Signal's IORQGE (and ReName csrom to RDR or PIN_RDR)

Создать проект в Quartus, вставить vhd файл, скомпилировать
выбрать тип/вид/модель/марку CPLD/FPGA и скомпилировать
назначить выводы согласно схемы и скомпилировать
прорбовать прошить и наслаждаться ))